|
筆記本電腦信號工作原理釋義及工作時序
筆記本電腦在工作啟動時要嚴格按照時序依次出現，進行啟動，否則電腦無法正常啟動，這也是我們判斷電腦故障的主要依據，所以筆記本電腦啟動時序信號對于維修的作用舉足輕重。
首先介紹ALW,它的英文全稱是Alway,是指待機電壓，如+5VALW,當電源插上后，這個電壓就有，所以我們在插上電源后，不管是3VALW,還是5VALW，只要是ALW，都應該有它相應的電壓，它是給開機電路用的，如EC單片機等。
其次是SUS，它的英文全稱是Suspend,意思是延緩，掛起的意思，如+3VSUS（SLP_S5# CTRLD POWER這些將在上電時序中講解）它的電壓產生實在ALW的電壓后面，當接收到 SUS_on控制電壓后就會產生此一系列的電壓，此電壓不是主要供給電壓，只是為下一步的電壓產生提供鋪墊，但不代表這電壓不重要，沒有SUS電壓，后面的電壓就不會產生。
再次是RUN電壓，RUN電壓沒有縮寫，它的意思就是運行的意思，這個才是南北橋工作的主要電壓，當然南北橋也需要SUS電壓。系統真正運行的話就需要RUN電壓正常，如果RUN電壓不穩定會造成主板的不穩定。
總復位信號: PLTRST#是IntelICH9整個平臺的總復位(如：I/O、 BIOS芯片、網卡、 北橋等等)。在加電期間及當S/W信號通過復位控制寄存器（I/O 寄存器 CF9h）初始化一個硬復位序列時ICH9確定PLTRST#的狀態。在PWROK和VRMPWRGD為高電平之后ICH9驅動PLTRST#最少1毫秒是無效的。當初始化通過復位控制寄存器 (I/O 寄存器 CF9h)時ICH9驅動PLTRST#至少1毫秒是有效的。只有VccSus3_3正常時PLTRST#這個信號才起作用.
THRM# 熱報警信號:激活THRM#為低電平信號使外部硬件去產生一個SMI#或者SCI信號;
熱斷路信號: 當THRMTRIP#信號為低電平型號時，從處理器發出熱斷路型號，ICH9馬上轉換為S5狀態。ICH9將不等待來自處理器的, 準予停止的信號返回便進入S5狀態。
SLP_S3#
S3 休眠控制信號: SLP_S3# 是電源層控制。當進入S3（掛起到內存）、S4（掛起到硬盤）、S5（軟關機）狀態時這個信號關掉所有的非關鍵性系統電源。
SLP_S4#
S4 休眠控制信號: SLP_S4# i是電源層控制信號. 當進入S4（掛起到硬盤）、S5（軟關機）狀態時這個信號關掉所有的非關鍵性系統電源。這個Pin腳以前常用于控制ICH9的DRAM電源循環功能.在一個系統中關于Intel的AMT的支持，這個信號常用于控制DRAM的電源， 在M1狀態下（當主機處于S3、S4、S5狀態及可操作子系統運行狀態）這個信號被強制為高電平連同SLP_M#給DIMM提供充足的電源用于可操作子系統。
SLP_S5#
S5 休眠控制信號: SLP_S5# 是一個電源層控制信號.當系統進入S5（軟關機）狀態時SLP_S5# 用于關閉系統所有的非關鍵性電源。
SLP_M#
可操作睡眠狀態控制信號:用于電源層控制Intel AMT子系統。如果不存在可操作引擎固件，SLP_M#將與SLP_S3#同步。
S4_STATE#
S4 狀態指針信號:當機器在S4或者S5狀態下該信號為低電平有效。當機器在S3狀態時可操作性引擎強制SLP_S4#連同SLP_S4#處于高電平，這個信號能用于其它設備了解本機的當前狀態 。
PWROK
電源正常信號:所有電源分配總線穩定99ms以及PCICLK穩定1ms時，PWROK給南橋一個有效標志。. PWROK可以異步驅動。PWROK低電平的，南橋就會認為PLTRST#有效。
1. 在正常的三個RTC時鐘周期里南橋使電源完全復位并生成完整的PLTRST#信號輸出，PWROK必須是最小值處于無效狀態。 PWROK必須無假信號，即使RSMRST#是低電平。
PWROK
控制LINK電源正常信號:當CLPWROK有效時，表示從電源到控制LINK子系統（北橋、南橋等）是穩定的以及通知南橋使CL_RST#無效直到北橋收到這個信號。RSMRST#無效之前CLPWROK不許有效。在PWROK有效之后CLPWROK不許有效。
PWRBTN#
源按鈕:電源按鈕將引起SMI#或者SCI來指出系統的一個睡眠狀態。如果系統已經是睡眠狀態，那么這個信號將觸發一個喚醒事件，如果PWRBTN#有效時間超過4s，不管系統在S0、S1、S3、S4狀態，這時都會無條件轉換到S5狀態。這個信號的內部有一個上拉電阻及輸入端有一個內設的16ms防反跳的設計。
鈴聲提示: 這個信號是一個來自Modem的輸入信號。它允許一個喚醒事件，在電源故障的時候進行保護 。
SYS_RESET# 系統復位:防反跳之后這個信號強制一個內部的復位。如果SMBus空閑，南橋將馬上復位，另外，在系統強迫一個復位之前，SYS_RESET#將等待25ms±2ms直到SMBus空閑。
QRSMRST#
恢復常態的復位信號:這個信號用于重置供電恢復邏輯, 所有電源都有效至少10ms這個信號才會起作用,當解除有效后,這個信號是掛起的匯流排穩定的一個標志 。
LAN_RST#
LAN 復位:當這個信號有效的時候，在LAN內部控制器進行復位，在LAN的ccLAN3_3 和 VccLAN1_05及VccCL3_3電源正常狀態下該信號才會有效。當解除有效后,這個信號是LAN匯流排穩定的一個標志
注釋: 1. 在RSMRST# 解除有效之前LAN_RST# 必須是有效的。
2. 在PWROK有效之后，LAN_RST# 必須有效。
3. 在VccLAN3_3 和 VccLAN1_05及VccCL3_3電源都正常的情況下LAN_RST#必須有效1ms。 如果集成網卡不用LAN_RST#可以把它連接到Vss。
WAKE#
PCI Express* 喚醒事件 :邊帶喚醒信號在PCI Express插槽上有部件并發出喚醒請求信號 。
ZMCH_SYNC#
北橋同步信號:這個輸入信號與PWROK在內部是相與的，該信號連接到北橋的ICH_SYNC# 輸出端。
SUS_STAT# / LPCPD#
掛起狀態信號:該信號有效表明系統馬上要進入低功率狀態。它能監控這些設備以及內存從正常模式進入掛起模式，也能用于隔離其它外圍設備的輸出并關閉它們的電源，該信號在LPC I/F上調用LPCPD#來實現的。
SUSCLK :
掛起時鐘信號:這個時鐘是RTC時鐘發生器通過其它芯片產生的時鐘來輸出的。
VRMPWRGD
CPU電源正常信號:這個信號直接連接到CPU電源管理芯片，該信號正常表示VRM是穩定的。這個輸入信號與PWROK在內部是相與的這個信號在掛起的時候是正常。
CK_PWRGD
時鐘脈沖發生器電源正常信號:當主電源有效時這個信號去時鐘發生器，當SLP_S3#和VRMPWRGD兩個信號都為高電平時這個信號也是, 高電平有效。
PMSYNC# (僅用于筆記本電腦) / GPIO
電源管理同步信號:當該信號有效，在退出C5或者C6時該信號由北橋使CPUSLP#這個腳無效。這個信號也可以用于GPIO。
KCLKRUN# (僅用于筆記本電腦)/ GPIO32 (僅用于桌面電腦)
PCI時鐘運行信號: 這個信號用于支持PCICLKRUN協議。當連接到外部設備時需要申請重啟時鐘或者預防時鐘停止。
DPRSLPVR (僅用于筆記本電腦) / GPIO
更深層睡眠-穩壓信號:這個信號用于VRM在C4狀態下將電壓降到更低。當這個信號為高電平，穩壓器輸出更低的深睡眠電壓。該信號為低電平時（默認值為低電平），穩壓器輸出正常的電壓。 （穩壓器指VRM：Voltage Regulator Module）
DPRSTP# (僅用于筆記本電腦) / TP1 (僅用于桌面電腦)
深度停機信號:這是DPRSLPVR信號的一個復制，低電平有效。 信號 ADS# 類型I/O 說明 Address Strobe：地址鎖存信號，系統總線通過這個信號向芯片組發送請求階段2個周期中的第一個周期。GMCH芯片可以通過這個信號通過這個信號監視循環和打斷數據傳輸
信號BNR# 類型 I/O 說明 Block Next Request：次級申請阻止，當一個新的申請信號發出時，此信號可以組織申請總線信號的其他申請信號。這個信號可以靈活地控制CPU總線引腳
信號RBPRI# 類型 O 說明 Bus Priority Request：總線優先權申請，GMCH芯片是唯一有權控制總線優先權的芯片，這個信號在HCLK#信號有效時可以對系統總線產生作用
信號BREQ0# 類型 I/O 說明 Bus Request 0：總線申請0，GMCH芯片在CPURST#信號有效期間內把BREQ0#信號拉低，
信號CPURST# 類型 O 說明 CPU Reset：處理器復位，當ICH芯片發出的PCIRST#信號后，GMCH芯片會向CPU發送CPURST#信號，來將CPU復位
DBSY# I/O Data Bus Busy：數據總線繁忙信號，當多路數據同時傳輸時，此信號可以保障數據傳輸
KDEFER# O Defer：延遲，按照GMCH芯片的延遲要求進行定期延遲信號，另外此信號也為CPU重新嘗試操作提供了時間保障
DIVN[0：3]# I/O Dynamic Bus Inversion：動態總線反向信號，和HD[0:63]信號一起被驅動，信號被取反后發送
DPSLP# I Deep sleep：深度待機，此信號由ICH芯片驅動，為CPU提供C3或C4狀態的控制
DRDY# I/O Data Ready：數據準備完成，當數據在傳輸之前，準備完成后，產生這個信號，數據等待傳輸
HA[31:3]# I/O Host Address Bus：主機地址總線，HA[31:0]信號與CPU的地址總線相連，注意CPU的地址總線是被取反的
HADSTB[1:0]# I/O Host Address Strobe：主地址鎖存信號，HA[31:3]#信號與CPU總線相連，在CPU周期內，HA[31:3]# 和 HREQ[4:0]#有2倍的轉換比率
HD[63:0]# I/O HOST DATA：主機數據總線，這個信號與CPU的數據總線相連，HD[63:0]在數據總線上以4倍速速率進行傳輸。注意：數據信號在處理器上傳輸時被置反
HDSTBP[3:0]# I/O Differential Host Data Strobes：差分主機數據選通信號，這個信號用于同步傳輸多路HD[63:0]信號和DIVN[3:0]信號
選通信號 數據位
HDSTBP[3]#，HDSTBN[3]# HD[63:48]#, DINV[3]
HDSTBP[2]#, HDSTBN[2]# HD[47:32]#, DINV[2]#1
HDSTBP[1]#, HDSTBN[1]# HD[31:16]#, DINV[1]#2
HDSTBP[0]#, HDSTBN[0]# HD[15:0]#, DINV[0]#
HIT# I/O Hit：高速緩存保持不變的請求總線
HITM# I/O Hit Modofied：高速緩存保持變更的請求總線，并且承擔提供總線的任務
HLOCK# I/O Host Lock：主機鎖信號，所有的CPU周期都受HLOK#信號和ADS#信號控制。當HLOCK#信號由CPU發出的時候，GMCH的內存接口將無法使用
|
蘇公網安備32010202010135號